首页|一种基于扫描阵列的快速、低功耗可测试性设计方法

一种基于扫描阵列的快速、低功耗可测试性设计方法

扫码查看
本文在扫描阵列的基础上,对其进行改进,将重叠位块法应用于其上,并提出了一种局部优化的位片分块算法,进一步缩短了测试时间和降低了测试功耗。

张磊、马光胜、王冠军

展开 >

哈尔滨工程大学计算机科学与技术学院,黑龙江哈尔滨,150001

集成电路测试 扫描阵列 重叠位片 测试功耗

中国计算机学会

山东大学

第十四届计算机辅助设计与图形学学术会议

2006-10-18

济南

第十四届计算机辅助设计与图形学学术会议论文集

487-492

2006