首页|H.264编码器并行性分析与实现

H.264编码器并行性分析与实现

扫码查看
本文通过对H.264视频编码算法的分析,提出一种基于数据并行的H.264视频编码算法的多核化方案。该算法将视频数据以宏块区域为单位分配到不同的处理器上进行编码。在该并行算法中,处理器间没有数据交换,各处理间负荷均衡。两处理器的并行编码实验表明,该方案加速比最大可以达到1.98。

刘波、孙书为、孙永节

展开 >

国防科技大学计算机学院 长沙 410073

H.264 视频编码器 并行编码 宏块

中国计算机学会

第十一届计算机工程与工艺全国学术年会

2007-08-01

合肥

第十一届计算机工程与工艺全国学术年会论文汇编

194-198

2007