数字集成电路设计错误的静态检测系统

扫码查看

原文链接

NETL

中文摘要：随着芯片集成度的不断提高，功能验证已成为IC设计流程中时间耗费最大的环节，因此尽早且快速地发现集成电路设计中的错误，对于缩短验证周期具有重要意义。本文从模拟验证方法发现的功能错误中提取错误特征，引入软件测试领域中的静态检测方法实现了一个数字集成电路设计错误的静态检测系统。此系统包括：功能错误模型的提取，抽象语法树的建立、存储及搜索。实验结果表明对于某些功能错误用此系统进行检测，相比较其他方法（模拟验证、人工走查等）而言能更早且快速地发现错误，具有更高的验证效率，可将此系统作为已有验证方法的一个补充来使用。

作者：

杨志、吕涛、李华伟、李晓维

展开 >

作者单位：

中国科学院计算机系统结构重点实验室,中科院计算所,北京 100190 中国科学院研究生院,北京 100039

中国科学院计算机系统结构重点实验室,中科院计算所,北京 100190

关键词：

集成电路芯片设计功能验证电路测试

主办单位：

中国计算机学会

会议名称：

第十四届全国容错计算学术会议

会议时间：

2011-07-30

会议地点：

北京

会议母体文献：

第十四届全国容错计算学术会议论文集

页码：

1-6

出版时间：

2011