首页|基于VHDL-AMS语言的电路建模与仿真

基于VHDL-AMS语言的电路建模与仿真

高进 段哲民 高巍

基于VHDL-AMS语言的电路建模与仿真

高进 1段哲民 2高巍3
扫码查看

作者信息

  • 1. 西北工业大学电子信息学院,西安 710072 河南省洛阳市030信箱77分箱,河南 洛阳 471009
  • 2. 西北工业大学电子信息学院,西安 710072
  • 3. 河南省洛阳市030信箱77分箱,河南 洛阳 471009
  • 折叠

摘要

为保证产品研制成功,虚拟样机的建立十分必要。通过虚拟样机仿真可以在产品研制初期发现设计缺陷并加以改进,从而提高产品可靠性,在虚拟样机仿真过程中,信息处理系统的仿真工作存在一个需要解决的难点,即数模混合器件SPICE仿真模型的不完备性,利用VHDL- AMS语言对混合信号系统结构和行为的描述能力,在SPICE模型缺乏的情况下,自建了器件模型,解决了电路仿真中遇到的建模难题,证明用VH-DL - AMS语言建模的方法对完成系统“自顶向下”的仿真十分有效。

关键词

信息处理系统/虚拟样机仿真/系统可靠性/混合信号/电路仿真

引用本文复制引用

主办单位

中国高科技产业化研究会

会议名称

第五届信号和智能信息处理与应用学术会议

会议时间

2011-08-01

会议地点

银川

会议母体文献

第五届信号和智能信息处理与应用学术会议论文集

页码

101-104,116

出版时间

2011
段落导航相关论文