一种大规模SoC的MBIST低功耗设计方法

扫码查看

原文链接

NETL

中文摘要：针对大规模SoC芯片中嵌入式存储体所占比重越来越大带来的电路测试功耗问题,分析了测试功耗产生的原因和带来的不良后果,提出了从存储体分组测试和时钟配置优化两方面来降低功耗的设计.通过某款SoC实际测试的功耗数据表明,提出的方法有效降低了MBIST的峰值功耗和平均功耗,实现了测试低功耗的要求.

作者：

李晓宣、胡春媚

展开 >

作者单位：

湖南省长沙市国防科技大学计算机学院微电子所 410073

关键词：

系统芯片低功耗设计分组测试内建自测试

主办单位：

中国计算机学会

会议名称：

第二十二届计算机工程与工艺年会暨第八届微处理器技术论坛

会议时间：

2018-08-16

会议地点：

银川

会议母体文献：

第二十二届计算机工程与工艺年会暨第八届微处理器技术论坛论文集

页码：

189-196

出版时间：

2018