摘要
目前国内GPS芯片设计主要以低成本,并兼顾低功耗、灵敏度等性能指标为目标,与国外芯片厂商抗衡。 文中详细地分析和介绍了一款在华迅二代GPS数字基带处理芯片基础上所做的低功耗设计。首先,文章对其基于AMBA总线的“CPU+专用DSP”式的高度集成结构做了简要的介绍,并对其RAM、内核逻辑、时钟树、I／O接口以及其他微单元进行了功耗预估,并得到其各个组成部分所占的功耗比例的估计值,决定了对其采取后文所介绍的低功耗设计策略。 该芯片的电源可以在外接电源与备用电池之间自由切换,这个切换动作借助软件编程,由芯片内部的RTC模块中的工作模式状态机控制。可控性时钟设计是该芯片的第二个主要低功耗设计策略。它采用“选择输入+分频+门控”的基本结构,让芯片的可以支持多种时钟输入,并且可以通过软件自由控制其工作频率,同时也可以对其指向某一模块的时钟进行自由开启与关断。该芯片同时采用了两种门控时钟技术:包括在时钟树叶端借助工具插入门控,以及在时钟树底端手动插入门控。本文还对该芯片的SRAM所采用的RAM分块技术以及输入端数据保持技术作了分析和介绍。 最后通过使用EDA工具对电路进行静态仿真和动态仿真,以及流片后对芯片功耗的实测结果,表明了上述设计方法对芯片的功耗降低所起到的最终效果,符合设计要求。
NETL