首页|集成电路钴插塞阻挡层CMP去除速率选择性的研究

集成电路钴插塞阻挡层CMP去除速率选择性的研究

梁婷伟

集成电路钴插塞阻挡层CMP去除速率选择性的研究

梁婷伟1
扫码查看

作者信息

  • 1. 河北工业大学
  • 折叠

摘要

近几年来,随着极大规模集成电路的飞速发展,工艺技术节点降至7nm及以下,集成电路制造工艺越来越复杂。传统的插塞金属钨由于其沉积过程中急剧增长的电阻已不能满足现代制造工艺的需求,可使用电阻率较低(6.63μΩ?cm)的新型插塞金属钴(Co)代替。化学机械平坦化(CMP)是集成电路制造工艺的关键步骤之一,是到目前为止实现晶圆表面部分或全局平坦化最有效的手段。阻挡层CMP是多层铜布线的最后一道工序,阻挡层材料去除速率的失衡将直接导致碟形坑、蚀坑等器件可靠性等问题的产生。本文为完善新技术节点下阻挡层材料的去除机理、降低材料去除选择比进行了相关的理论分析与实验研究,取得的主要成果如下: 1.针对钴插塞及阻挡层材料去除机理不完善的问题,对不同影响因素下材料的去除与反应过程进行了深入研究。应用电极电位理论研究了材料表面氧化物的形成过程,利用接触角表征手段探究了抛光后材料表面的浸润性程度,采用X射线光电子能谱检测方法分析了材料表面物质的成分组成,最终揭示了钴/钛/TEOS在酒石酸钾-双氧水抛光液体系下的去除机理。该成果为降低钴/钛/TEOS去除速率选择比奠定了理论基础。 2.针对阻挡层抛光过程存在较高的钴/钛/TEOS去除速率选择比的问题,研究了酒石酸钾-双氧水体系抛光液对多种材料抛光速率的影响。酒石酸根可络合钴离子和钛酰离子;钾离子可吸引硅溶胶颗粒周围的负电荷;双氧水可加剧钴表面钝化膜的形成并加快钛酰离子的产生。使用该体系抛光液可使钴/钛/TEOS去除速率选择比可控。应用正交实验确定了不同因素对钴与钛去除速率的主导度。当抛光液在pH值为10,硅溶胶、酒石酸钾、双氧水浓度分别为:4wt%、2.5wt%、0.15wt%的条件下时,阻挡层去除速率选择比被有效降低。该结果为7nm及以下节点阻挡层CMP的研究提供了技术支撑。 3.针对抛光后钴插塞表面质量较差的问题,应用质量传递理论、滞留层等相关理论研究了表面活性剂对钴表面粗糙度的影响。在优化配比的抛光液中引入0.8wt%的非离子表面活性剂(JFC-E)抛光后,测得的钴膜表面面粗糙度(Sq)由2.34nm降为0.39nm、测得的钴膜表面的非均匀性为3.85%。该实验研究成果对实际产业应用具有一定的指导意义。

关键词

集成电路/钴插塞阻挡层/化学机械平坦化/去除速率/选择性

引用本文复制引用

授予学位

硕士

学科专业

集成电路工程

导师

王胜利

学位年度

2020

学位授予单位

河北工业大学

语种

中文

中图分类号

TN
段落导航相关论文