摘要
低温高密核物质测量谱仪(CSRExtemal-targetExperiment，CEE)是正在兰州重离子加速器冷却存储环(HIRFL-CSR)上建设的大型重离子碰撞物理实验装置，其主要科学目标是研究QCD相变临界点、致密天体性质、非对称核物质状态方程等重要科学问题。CEE装置由多个子探测器构成，位于其末端中心区域的零角度量能器(ZeroDegreeCalorimeter，ZDC)主要功能是测量部分中心碰撞事件中到达前向快度区粒子碎片的能量信息，从而更精确地重构事件中心度和反应平面。 ZDC探测器共有192个读出通道，各通道输出的信号为脉宽20ns量级的快电流脉冲，需精确测量该脉冲幅度，进而得到能量信息，这对读出电子学的线性度、噪声水平和通道间一致性提出了高要求。本论文针对ZDC探测器能量测量需求，基于波形数字化配合FPGA在线数字信号处理的方案研究并设计了一套16通道读出电子学系统原型，为工程实现提供设计思路和技术积累。具体研究工作包括: (1)设计了16通道的电子学硬件模拟电路，主要包括脉冲成形电路、滤波电路和模数转换电路。脉冲成形电路的作用是将20ns量级的脉冲展宽至亚微秒量级;滤波电路是为了抑制高频噪声并进一步将脉冲宽度展宽至微秒量级，以降低对ADC采样率的要求;模数转换电路为16通道、14位、最高采样频率65MHz的ADC，以期达到高精度测量。 (2)设计了数字信号在线处理FPGA固件，实现了平滑滤波、数字触发阈值设置和判选、基线恢复和寻峰等功能。相较于传统电子学的模拟信号处理电路，减小了电路的面积和复杂度，提高了系统的灵活性和稳定性。 (3)设计了电子学系统原型的上位机控制及读出软件。基于Qt平台设计了GUI界面，实现了读出电子学的控制和脉冲波形数据及参数的传输，并能对能谱信息进行离线处理。 最后对读出电子学原型机进行了电子学性能测试和探测器联合测试。电子学性能测试结果为:电子学通道基线噪声RMS小于0.4mV，积分非线性小于0.4％，通道一致性为1.56％，表明系统性能良好。放射源和宇宙射线测试均能精确探测到对应的能量分布，束流测试可分辨出最大原子序数为7的核子碎片，满足ZDC的能量读出要求。
NETL