摘要
随着CMOS技术不断发展，集成电路和系统的性能以及集成度有了一定的提高同时开销也有了降低。然而，晶体管特征尺寸的减小使得电路临界电荷减小，临界电荷越小电路节点的逻辑值越容易因受到外界环境的影响而改变，因此，CMOS器件变得愈发容易受到单粒子翻转的影响。单粒子翻转包括单粒子单节点翻转和单粒子多节点翻转，它不会造成器件永久性损害，属于软错误的一种。在深亚微米和纳米技术中，单粒子多节点翻转严重影响着电路的可靠性。它与单粒子单节点翻转主要不同的是多个节点的逻辑值同时发生改变，因此，仅针对单节点翻转的辐射加固已经不能满足高可靠性要求的航空航天应用，所以需要设计出更高可靠性的锁存器来缓解多节点翻转问题。 本文针对纳米工艺下集成电路的单粒子翻转问题，在分析和总结已有锁存器的基础上，设计了两种应对四节点翻转锁存器结构:(1)基于三模冗余和三级错误拦截的四节点翻转容忍锁存器(TTEQNUTL);(2)一种低成本的四节点翻转自恢复锁存器(LCQNUSRL)。 TTEQNUTL锁存器通过两个C单元和两个钟控C单元连接构成一个存储模块，该模块具有单节点翻转自恢复的能力。基于三模冗余的思想将存储模块复制三份，再加上三级错误拦截模块的错误拦截能力，使得所设计的锁存器能够完全容忍四节点翻转。HSPICE仿真结果表明，该锁存器牺牲了26.58％的面积开销，功耗降低了29.13％,延迟降低了40.15％，功耗延迟积降低了58.96％。 LCQNUSRL锁存器通过使用24个C单元形成6×4的阵列结构，构建了四级过滤的容错机制，某列C单元的输出作为下一列C单元的输入，形成一个反馈回路。当该锁存器任意四个节点发生翻转时，有着正确逻辑值的节点通过C单元将翻转的节点恢复过来，实现了四节点翻转自恢复。HSPICE仿真结果表明，该锁存器牺牲了25％的面积开销，功耗降低了32.94％，延迟降低了30.2％，功耗延迟积降低了53.35％。
NETL