摘要
快速发展的集成电路制造工艺和数字信号处理技术，推动了信息处理向数字化的方向发展。自然界中的信号如光、电、声音以及温度等都是连续的模拟信号，而数字电路的处理则需要离散的数字信号。为了实现模拟信号到数字信号的转换，模数转换器（AnalogtoDigitalConverter，ADC）应运而生，并承担着重要的转换任务。随着多样化需求的增长，ADC的设计也面临着高速、高精度和低功耗的挑战，逐次逼近型（SuccessiveApproximation）ADC因其电路结构简单、速度较高以及功耗低的特点在众多ADC结构中脱颖而出。 本文以XFAB0.6μmCMOS标准工艺为基础，设计了精度为12bit，采样速率为1MS/s，并具有8通道选择的分段式SARADC。在采样开关设计中，采用衬底电位跟随源极电位技术，提高了采样开关的精度。在电容型数模转换器（CapacitiveDAC，CDAC）设计中，提出了一种“7MSB+5LSB”分段结构的12位CDAC，同时仅有高段MSB电容阵列参与模拟输入信号的采样，低段LSB电容阵列无需参与，有效降低了电路功耗。相较于传统的单段式电容阵列，分段式电容阵列显著降低了总电容数，同时下极板采样可以避免沟道电荷注入效应，提高了SARADC的精度。在比较器设计中，基于反相器提出了一种单端比较器的结构。相较于全差分比较器而言，本文设计的单端比较器降低了电路的匹配性要求，同时仅需要单个CDAC电容阵列，极大降低了芯片设计的难度和面积。在设计模拟前端通道选择电路时，提出了一种可支持多输入模拟电压转换的8通道选择电路方案。 在模拟供电5V和数字供电2.4V，输入满摆幅正弦波信号频率467.77kHz，采样频率1MHz的条件下，12bitSARADC整体电路的后仿结果表明，DNL峰值为-0.64/0.89LSB，INL峰值为-0.70/1.05LSB，SFDR为77.42dB，SNDR为67.06dB，ENOB为10.85bit。上述结果表明该SARADC基本满足设计要求。
NETL