摘要
超结垂直双扩散MOSFET（Vertical Double-diffused MOSFET，VDMOS）的出现打破了传统VDMOS的导通电阻与击穿电压的折中关系——“硅极限”，是功率半导体器件发展史上的里程碑。提升超结VDMOS的性能需要增加超结柱的深宽比，这对器件的制备工艺提出了极高的要求，同时也会带来很高的制造成本，所以实际产品多采用半超结结构来取得器件性能与工艺成本间的折中。如何在有限工艺条件下使半超结VDMOS的击穿电压与导通电阻取得最优折中极为关键，本文将基于三次外延工艺设计并制备一种具有低特征导通电阻的700V半超结VDMOS。 本文首先从二维电荷平衡理论出发，对半超结VDMOS内部电场分布的解析模型、特征导通电阻的解析模型和击穿条件进行理论分析与公式推导，进而揭示 700V 半超结 VDMOS的特征导通电阻与半超结深度、宽度、缓冲层厚度及各区域掺杂浓度等器件结构和工艺参数的内在联系。在此基础上，利用TCAD工具对器件的元胞结构进行了仿真设计，深入分析了P 柱注入窗口、注入剂量、外延层厚度和 P型体区注入剂量等工艺参数对器件的击穿电压、特征导通电阻和阈值电压的影响，并据此确定了元胞的最优设计方案。在半超结VDMOS终端设计方面，本文提出了一种结合阻性场板与结终端扩展技术的非平衡半超结VDMOS终端，基于电场叠加理论揭示了非平衡终端对体内电场的优化机理。进一步，利用TCAD仿真对终端的超结数量和间距进行优化设计，同时在终端引入阻性场版，降低终端的表面和内部电场。 本文对所设计的700V半超结VDMOS进行了流片和测试，测试结果表明器件击穿电压达到797.7V，阈值电压为3.6V，特征导通电阻为73mΩ?cm2，均满足设计指标，相比全超结VDMOS，制备工艺简单，充分发挥了半超结器件在成本与性能间折中的优势。
NETL