摘要
近些年，中国的制造业逐渐发展起来，同时由于中美贸易战的影响，使得国内对于模拟IC的需求量不断提高，而模数转换器是高端模拟IC中极为重要的一部分，因为其设计难度相对较高，研发周期长，导致更新迭代速度较慢。尽管如此，对于高性能ADC的需求却并没有减少，在许多实际应用中，例如光通信系统，高速串行接口需要几十甚至上百GHZ采样率的ADC，这些ADC需要具有低功耗，面积小等优点。对于这样的需求，时间交织SARADC成为最佳选择，对于采样率要求的不断提高，需要单通道SARADC具有更快的速度和更低的功耗，这样可以减少交织通道数量，从而降低交织过程带来的额外校准工作。 本文基于高速SARADC，首先了解其工作原理，性能指标，以及各种不同的混合架构SARADC，同时介绍几种适用于SARADC的前沿技术。然后详细分析其采样过程，包括采样的噪声、非线性、电荷注入以及时钟馈通；之后详细介绍不同的电容阵列以及翻转方式，分析了不同方式的优缺点。同时通过建模对SARADC中几种最主要的噪声进行分析。随后详细介绍了本设计中所用到的各个电路模块，采样开关选择栅压自举型结构，电容阵列选择分裂电容和递归权重型电容阵列。同时对其中最为核心的比较器模块进行了结构上的优化，选择了动态偏置结构的Double-Tail型动态比较器，得到了较好的比较器噪声性能。随后设计了一款8bit且带有一位冗余位的Two-stepSARADC，该结构使用了无源传输技术，电路结构简单同时性能也可以满足要求。采样率为1GS/s，前仿真结果得到了46.7dB的信噪失真比，同时本设计的品质因数(FigureofMerit，FoM)FOMW为7.3fJ/conversion-step，得到了较高的品质因数。
NETL