摘要
自然界中的任何信息都是一个模拟信号，它必须从模拟信号转换为数字信号，才能完成复杂的计算和存储数据的操作。在生物医学电子产品或便携式设备中，模数转换器（Analog-to-Digital，ADC）是传感功能中不可替代的组成部分。因此，ADC的设计者需要在各项指标和功耗之间进行折中。在ADC的选择中，每种结构都有其不同的限制，如版图的面积、功耗、分辨率和速度等。由于逐次逼近型模数转换器（Successiveapproximationanalog-to-digitalconverter，SARADC）具有低功耗、高分辨率、精度高、小尺寸等特点，在上述限制条件之间能达到较好的平衡，因此常被应用于需要长期使用的低功耗设备中。 本文基于中芯国际（SMIC）0.18μmCMOS工艺，设计了一款电源电压为1.8V，有效位数（ENOB）为12位，采样率达1MS/s的逐次逼近式模数转换器。并通过栅压自举电路和分段式电容DAC结构实现了相同精度和采样率条件下的低功耗结构：在采样开关部分，采用栅压自举电路结构确保了采样开关能够在较低的工作电压下获得比较稳定的导通电阻以及更高的线性度，确保了SARADC在较低的工作电压下实现预期设计的高精度，降低了系统的整体功耗；在比较器部分，通过优化了传统LATCH比较器的结构，降低了回踢噪声对输入信号的影响，从而提高了ADC的精度表现；电容DAC部分，采用分段式电容DAC结构通过将电容阵列分段，将总电容大小直接减小了一倍，功耗也随之减小了将近一倍，实现了低功耗的预期目标；在逐次逼近逻辑模块，由于本设计需要在精度与速度之间进行折中，且对精度的要求并不高，因此采用异步逻辑来实现对电容开关的控制，实现了相对于同步逻辑更高速、更低功耗设计效果。本文将对以上提到的部分进行详细的分析论述，并在最后部分进行了仿真验证。 仿真显示，本设计的逐次逼近逻辑型数模转换器的在1MS/s采样频率下，输入为奈奎斯特频率信号时，其有效位数（ENOB）为11.5bit，信噪失真比（SNDR）为70.9dB，无杂散动态范围（SFDR）为86.1dB,功耗为1.33194mW，实现了预期设计目标，为该类芯片工程化提供一定技术参考。
NETL