首页期刊导航|微电子学与计算机
期刊信息/Journal information
微电子学与计算机
微电子学与计算机

李新龙

月刊

1000-7180

MC771@163.com

029-82262687

710054

西安市81号信箱

微电子学与计算机/Journal Microelectronics & ComputerCSCD北大核心CSTPCD
查看更多>>本刊创办于1972年，是我国微电子技术与计算机技术相结合的唯一专业性国家中文核心期刊，同时也是中国计算机学会会刊。本刊的宗旨是，严谨认真，求实创新；以人为本，研以致用；弘扬科学，追求真理。本刊国内公开发行，面向科研院所，厂矿技术人员、院校师生和管理人员，及时提供国内微电子与计算机行业最新科研成果、学术与工程技术动态，是较为实用的参考资料和科学决策的准确依据。
正式出版
收录年代

    一种迟滞电压线性可编程比较器设计

    张皓然焦子豪吴江颜建...
    84-90页
    查看更多>>摘要：提出了 一种迟滞电压线性可编程型比较器,该电路在比较器的输出端口加入反馈结构,通过控制反馈电流支路的注入个数,使得比较器在设计范围内具有线性可控的迟滞电压,在不同应用环境下可实现抗噪与反应速度的最优组合,解决了高速测试过程中对迟滞电压可线性编程的需求.该迟滞电压线性可编程比较器电路在40nm互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)工艺下实现.仿真结果表明,在3.3 V工作电压、27℃环境温度、tt工艺角条件下,电路的最大功耗为102.4μW,传输延迟为10ns,在补偿电流个数取2到6时,迟滞电压线性控制效果最明显.

    可编程比较器迟滞电压线性调节传输延迟补偿电流

      原文链接:
    • 万方数据
    • 维普

    一种高效的Softmax函数计算方法及硬件电路

    刘海莹乔瑞秀陈刚鲁华祥...
    91-100页
    查看更多>>摘要：针对现有Softmax函数硬件实现中存在的面积消耗大、速度慢、计算效率低等问题,设计一种高效的Softmax函数计算方法及硬件电路.提出一种稀疏化最大值计算方式,仅选择有效的输入值进行计算和存储,并采用动态移位更新最大值的方式将最大值求取隐藏在流水线中,提高计算效率;优化分段线性拟合算法,避免乘法器的使用,减少了硬件资源开销.基于现场可编程门阵列(Field-Programmable Gate Array,FPGA)的语音识别实验的结果表明,本方法减少了 60％的指数存储需求,同时减少了 50％的Softmax计算时间.在45 nm互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)工艺下的逻辑综合实验表明,所实现的Softmax函数相较之前的工作,电路综合性能提升14％,面积减小51％.

    Softmax函数分段线性拟合稀疏计算方式深度神经网络

      原文链接:
    • 万方数据
    • 维普

    异步BiSS-C协议的FPGA解码

    陈佳文刘晴晴邵春江
    101-107页
    查看更多>>摘要：为了在BiSS-C协议的处理器设备(Master,MA)时钟和现场可编程门阵列(Field Programmable Gate Array,FPGA)时钟异步的情况下获得BiSS-C协议传输的数据,提出一种异步时钟下FPGA解码BiSS-C协议的实现方法.首先,在FPGA中对BiSS-C传输的编码器数据进行16倍采样,用状态机解码BiSS-C数据,并对数据进行循环冗余校验(Cyclic Redundancy Check,CRC).其次,在ModelSim中对FPGA软件进行仿真,对状态机的功能、FPGA软件的数据判读能力进行验证.最后,搭建光栅编码器数据采集系统,对FPGA的解码效果进行验证.仿真结果和试验结果表明:在异步时钟下FPGA能正确解码BiSS-C协议传输数据,解码得到的编码器角度位置误差不大于0.1",误码率低、解码精度高.

    BiSS-C协议现场可编程门阵列(FPGA)异步时钟数据解码编码器

      原文链接:
    • 万方数据
    • 维普

    基于全裕度SA的高读可靠性STT-MRAM两位量化器设计

    赖怡桐唐慧琴陈平平王少昊...
    108-114页
    查看更多>>摘要：受隧道磁阻比(Tunnel Magneto Resistance,TMR)下降、工艺偏差和热波动等因素影响,先进工艺节点(亚25 nm)下的自旋转移力矩磁随机存储器(Spin Transfer Torque Magnetoresistive Random Access Memory,STT-MRAM)的读取裕度降低,读写正确率下降.纠错码(Error Correction Codes,ECC)技术方案能有效提升STT-MRAM读取可靠性.但是,常见的一位硬判决量化器无法发挥多位量化软判决ECC编解码算法的优势,而基于模数转换器的软判决量化器在实现上又要以牺牲面积和功耗为代价.提出的面向STT-MRAM的两位量化器采用全裕度灵敏放大器(Sensitive Amplifier,SA)和电阻量化判决门限,显著降低了量化器的电路复杂度和读写错误率.结果表明,在TMR和低读取裕度条件下,基于提出的两位量化器和极化码(Polar)编码的ECC算法能实现优于基于一位量化器的里德.索洛蒙博斯-乔赫里-霍克文黑姆码(Bose,Chaudhuri & Hocquenghem,BCH)编解码方案的输出帧错误率(Frame Error Rate,FER).此外,本文提出在STT-MRAM级联信道模型中考虑实际SA引入的读判据错误,用于准确评估读取裕度对读正确率造成的影响.结果表明,基于全裕度SA的两位电阻量化方案能够显著提升判决器的有效读取裕度,减小SA引入的读判据错误,在TMR≤90％时,实现比采用一位硬判决量化器的BCH码平均低47％的输出FER.

    自旋转移力矩磁随机存储器灵敏放大器信道模型信道量化器纠错编码

      原文链接:
    • 万方数据
    • 维普

    《微电子学与计算机》征稿简则

    封3页
      原文链接:
    • 万方数据
    • 维普