一种FPGA数字滤波器及其实现方法

扫码查看

原文链接

NSTL
万方数据

中文摘要：本发明公开了一种FPGA数字滤波器及其实现方法，包括三重积分器、寄存器组、加减组合逻辑电路、计时器及数据输出电路；三重积分器的输入端与输入信号连接，三重积分器的输出端与寄存器组的输入端连接，所述寄存器组的输出端与加减组合逻辑电路的输入端连接，加减组合逻辑电路的输出端与数据输出电路连接；所述寄存器组包括四个串联连接的寄存器，高频时钟信号分别与计时器、数据输出电路、寄存器组及三重积分器连接，所述计时器的输出信号分别与四个寄存器的使能端连接，每隔相同时间存储数据到寄存器组中。本发明滤波器资源占用少，输出不会有较大的延迟。

申请号：

CN202010221510.7

公开号：

CN111277242B

专利类型：

发明专利

申请日：

2020-03-26

公开日：

2025-03-14

IPC分类：

H03H17/02(2006.01)

申请人：

广州鸿威技术有限公司

发明人：

王孝洪、周鑫东、江树人、黄淇松、张波

主申请人地址：

510635 广东省广州市天河区天河北路663号大院自编8栋3楼自编315号

国别省市代码：

中国(CN)