首页|基于FPGA的二维双向CFAR处理器的设计与实现

基于FPGA的二维双向CFAR处理器的设计与实现

扫码查看
原文链接
  • NETL
  • NSTL
  • 万方数据
  • 维普
在雷达自适应检测中,一维恒虚警率(CFAR)处理器只能在单一维度进行目标检测.因此基于一维CFAR算法提出一种在现场可编程门阵列(FPGA)上实现的二维双向CFAR处理器结构.该结构同时考虑了距离维和多普勒维的检测信息,提高了检测精确度.该处理器支持CA、GO、SO、OSCA、OSGO、OSSO等6种CFAR检测算法可选,支持参考单元数量、保护单元数量、排序值、门限因子可配置,可在多种杂波环境下应用.实验结果表明,当信噪比为12 dB时,6种检测算法检测概率均在80％以上;该处理器的最大综合时钟频率为137 MHz,使用的逻辑单元远小于FPGA资源,可以满足工程实际应用要求.
Design and Implementation of Two-Dimensional Bidirectional CFAR Processor Based on FPGA

高巍、谢芳、蒋荣堃、杨昊、王晓华、吕余青

展开 >

北京理工大学信息与电子学院,北京 100081

中国船舶集团有限公司第八研究院,江苏,南京210000

雷达自适应检测 二维CFAR 现场可编程门阵列(FPGA) 可配置

2021

10.15918/j.tbit1001-0645.2020.002

北京理工大学学报
北京理工大学

北京理工大学学报

CSTPCDCSCD北大核心
影响因子：0.609
ISSN：1001-0645
年,卷(期)：2021.41(5)
  • 2
  • 5