首页|时钟信号竞争型三值CMOS边沿触发器

时钟信号竞争型三值CMOS边沿触发器

Novel CMOS Ternary Edge-triggered Flip-flop

扫码查看
原文链接
  • 国家科技期刊平台
  • NETL
  • NSTL
  • 维普
  • 万方数据
本文利用时钟信号的竞争冒险现象,提出了CMOS时钟信号竞争型三值D型边沿触发器的逻辑设计.通过PSPICE程序模拟,证实了该设计具有正确的逻辑功能,而且与传统的三值D型维持阻塞触发器相比,它具有更简单的结构和更低的功耗.

吴训威、韦健、汪鹏君

展开 >

宁波大学电路与系统研究所,宁波,315211

浙江大学信电系,杭州,310027

多值逻辑 锁存器 触发器 竞争冒险 低功耗

国家自然科学基金浙江省自然科学基金

69773034697064

2000

电子学报
中国电子学会

电子学报

CSTPCDCSCD北大核心
影响因子：1.237
ISSN：0372-2112
年,卷(期)：2000.28(9)
  • 10
  • 1