基于功能复用的抗老化BIST设计
An aging-resilient BIST design based on function reuse
梁华国 1黄正峰 1杨叔寅 2徐辉 2秦晨飞 1李志杰2
作者信息
- 1. 合肥工业大学电子科学与应用物理学院,安徽合肥230009
- 2. 合肥工业大学计算机与信息学院,安徽合肥230009
- 折叠
摘要
随着不断缩小的工艺尺寸,NBTI为主导的老化因素对VLSI器件寿命的影响尤为突出.本文针对老化引起的时序违规提出了一种抗老化的结构设计TFM-CBILBO,在一种BIST结构——并发内建逻辑块观察器的基础上,复用了其中原本不工作的时序单元,根据电路老化程度切换工作模式,有效防止时序违规的发生.在UMC0.18μm工艺下的实验结果表明,TFM-CBILBO面积开销为20.53％～3.21％,相比非时序拆借方案时延开销降低40.0％～71.6％.
Abstract
With the shrink of technology scaling,it is significant that aging mainly caused by Negative-Bias-Temperature-Instability (NBTI) influence on life of VLSI.An aging-resilient design called TFM-CBILBO to solve timing violation due to aging is proposed in this paper which is based on a BIST structure—concurrent built-in logic block observer reusing the sequential elements before them idling.According to the varieties of aging levels,by change the mode,timing violation can be protected effectively.Under UMC0.18μm process the results of experience demonstrate the area overhead is 20.53％～3.21％.Compared with traditional design,the delay overhead saves 40.0％～71.6％.
关键词
老化/并发内建逻辑块观察器/故障掩盖/功能复用Key words
aging/concurrent built-in logic block observer/fault-masking/function reuse引用本文复制引用
基金项目
国家自然科学基金(61274036)
国家自然科学基金(61106038)
高等学校博士学科点专项科研基金(20110111120012)
安徽高校省级自然科学研究重点项目(KJ2010A280)
安徽省高等学校省级优秀青年人才基金(2009SQRZ059)
出版年
2013
NETL
NSTL
维普
万方数据