电路老化中考虑路径相关性的关键门识别方法
A method to identify critical gates under circuit aging considering path correlation
李扬 1梁华国 2陶志勇 3李鑫 3易茂祥 2徐辉3
作者信息
- 1. 合肥工业大学计算机与信息学院,安徽合肥230009;江苏省南通商贸高等职业学校,江苏南通230009
- 2. 合肥工业大学电子科学与应用物理学院,安徽合肥230009
- 3. 合肥工业大学计算机与信息学院,安徽合肥230009
- 折叠
摘要
65nm及以下工艺,负偏置温度不稳定性(NBTI)是限制电路生命周期,导致电路老化甚至失效的最主要因素.本文提出了基于NBTI的时序分析框架,在确定电路中老化敏感的潜在关键路径集合的基础上,通过考虑路径相关性确定老化敏感的关键门.本方法简单易行,在65nm工艺下对ISCAS基准电路的实验结果表明:在保障电路经10年NBTI效应仍满足相同的时序要求的前提下,本方法较同类方法能更加准确得定位关键门,且关键门的数量较少,从而可减少抗老化设计的成本.
Abstract
For sub-65nm technology,Negative Bias Temperature Instability (NBTI) is a primary factor of circuit limiting lifetime,aging and even failure.A NBTI-based timing analysis framework is proposed.It determines aging-sensitive potential critical path set in circuit and then further determines aging-sensitive critical gates considering path correlation.It implements easily.Experiment results with ISCAS benchmark circuit at 65nm technology,compared to similar scheme,demonstrate the proposed method can determine fewer critical gates more accurately and reduce cost of anti-aging design under the premise of protecting circuit to meet the same timing requirement after ten-year NBTI effect.
关键词
负偏置温度不稳定性/老化/潜在关键路径集合/路径相关性/关键门Key words
NBTI/aging/potential critical path set/path correlation/critical gates引用本文复制引用
基金项目
国家自然科学基金(61274036)
国家自然科学基金(61106037)
国家自然科学基金(61106038)
安徽省高校自然科学研究重点项目(KJ2010A280)
江苏省高校"青蓝工程"项目()
出版年
2013
NETL
NSTL
维普
万方数据