首页|CPT铷原子钟锁相环频率合成器设计和分析

CPT铷原子钟锁相环频率合成器设计和分析

扫码查看
原文链接
  • 国家科技期刊平台
  • NETL
  • NSTL
  • 万方数据
  • 维普
基于CPT(相干布局囚禁)87铷原子钟设计出输出频率为3417 MHz的锁相环频率合成器,通过ADIsimPLL仿真出最佳环路带宽,环路滤波器参数以及相位噪声等,并通过STM32对锁相环芯片进行控制.对频率合成器进行了测试,电路尺寸为40 mm×40 mm,输出信号功率范围为-4 dBm～+5 dBm可调,输出信号噪声满足要求-88.65 dBc/Hz@1 kHz,-92.31 dBc/Hz@10 kHz,-104.63 dBc/Hz@100 kHz,杂散和谐波得到抑制,设计的频率合成器能很好的应用于原子钟的射频信号源.
Design and Analysis of PLL Frequency Synthesizer for Rb Atomic Clock

牟仕浩、张开放、苏浩、张璐、刘召军、张彦军、闫树斌

展开 >

中北大学仪器科学与动态测试教育部重点实验室,太原030051

频率合成器 原子钟 锁相环 ADIsimPLL 相位噪声

科技部国家重点研发计划项目山西省自然科学基金国家高分辨率对地观测系统重大专项项目山西省"1311工程"重点学科建设计划项目，山西省高等学校131领军人才项目，山西省高等学校中青年拔尖创新人才项目，山西省留学回国人员科技活动择优项目

2017YFB0503200201701D12106567-Y20A07-9002-16/17

2020

电子器件
东南大学

电子器件

CSTPCD北大核心
影响因子：0.569
ISSN：1005-9490
年,卷(期)：2020.43(1)
  • 1
  • 8