首页|IIC总线IP核的改进研究

IIC总线IP核的改进研究

扫码查看
针对IIC总线IP核的可复用性、鲁棒性要求,通过改进IIC总线控制器的组成模块与端口,设计用于SOPC的IIC总线IP核.改进过程中,针对传统IIC总线页写操作存在的数据溢出隐患的问题,对读写模式进行了优化控制,并在保证IIC端口功能完整的前提下提高了端口配置性.改进的IP核进行了软件仿真验证和硬件验证,结果符合预期.研究过程与结果,为提高SOPC设计效率、增加数据传输的鲁棒性提供有益参考.
Research on the Improvement of IIC Bus IP Core

叶坤涛、殷超、吉俄木沙、朱宝仪、吴焱森

展开 >

江西理工大学理学院医学信息工程研究所,江西 赣州341000

IIC总线 IP核 FPGA Verilog 串行端口通信协议 联合仿真

国家自然科学基金

61368004

2020

电子器件
东南大学

电子器件

CSTPCD北大核心
影响因子:0.569
ISSN:1005-9490
年,卷(期):2020.43(3)
  • 5
  • 8