摘要
本文基于CMOS 0.18μm工艺对带隙基准源的噪声进行了分析及优化设计.首先对模拟集成电路噪声源进行了分析,然后针对带隙基准电路,得到所涉及各器件的噪声的功率谱密度(PSD)表达式.通过PSD计算公式,分析与噪声相关的参数,在综合考虑MOS器件热噪声和闪烁噪声对输出噪声的贡献后,提出了降噪方案:一是对带隙基准源电路中关键器件尺寸进行修正;二是对电路结构进行优化.最后基于tsmc18rf工艺库对带隙基准源电路进行了设计,并通过ADE仿真对降噪方案分别进行了验证.仿真结果表明,通过电路结构的优化,最终电路噪声减小了98%.
维普
万方数据