首页|一种基于FPGA的数字秒表设计方法

一种基于FPGA的数字秒表设计方法

扫码查看
原文链接
  • NETL
  • NSTL
  • 维普
  • 万方数据
文中介绍了一种基于FPGA的数字秒表设计方法.采用VHDL硬件描述语言,运用ModelSim等EDA仿真工具.该设计具有外围电路少、集成度高、可靠性强等优点.最后经实验验证,该数字秒表计时准确,输入信号能准确控制秒表运行.系统所采用的自上而下的模块化设计方法,对于其他复杂的系统设计也有很强的借鉴意义.

王永维

展开 >

电子科技大学,四川 成都610054

FPGA 数字秒表 模块化设计 VHDL

2012

10.3969/j.issn.1563-4795.2012.01.004

电子元器件应用
中国电子元件行业协会 中国电子学会元件分会

电子元器件应用

ISSN：1563-4795
年,卷(期)：2012.(1)
  • 2
  • 1