VC合并对基于ATM的MPLS交换机缓冲区性能影响的仿真分析

扫码查看

原文链接

中文摘要：在对VC合并物理过程进行详细分析的基础上,提出了对整个系统进行仿真研究的逻辑框架模型.在不同条件下,对缓冲区的平均队长和信元平均等待时间进行了仿真研究和分析,得到了一系列有意义的结论.该仿真分析方法对于支持VC合并的ATM交换机输出缓冲区的设计也具有指导价值.

外文标题：Simulation Study of the Buffer Performance of VC Merging Capable ATM-based MPLS Switches

作者：

邵旭、丁炜

展开 >

作者单位：

北京邮电大学培训中心,北京,100876

关键词：

VC合并 MPLS 缓冲区管理 ATM-LSR

基金：

国家高技术研究发展计划(863计划)

项目编号：

863-317-9601-02

出版年：

2002

高技术通讯

中国科学技术信息研究所

CSTPCDCSCD

影响因子：0.19

ISSN：1002-0470

年,卷(期)：2002.12(4)