一种FPGA时钟频率动态重置设计

扫码查看

原文链接

万方数据
维普

中文摘要：所谓时钟频率动态重置,即通过软件动态地改变电路的工作时钟频率.本文结合作者项目研发,提出一种基于DCM的时钟频率动态重置算法.通过采用一个状态机动态驱动FPGA数字时钟管理器DCM的动态重配置端口 DRP,不需要向FPGA重新加载新的比特数据流就可以对DCM进行参数设置,以达到软件动态改变电路模块工作频率的功能.硬件上,我们设计了一个用户可控的时钟频率动态重置系统,用户通过上位机直接输入相应参数即可改变相应模块的工作频率.

作者：

宁丽娟

展开 >

作者单位：

北京青云航空仪表有限公司,北京 101300

关键词：

时钟频率动态重置数字时钟管理器(DCM) 动态重置端口(DRP) 状态机

出版年：

2024

产业创新研究

开益国际咨询研究中心（天津）

产业创新研究

CHSSCD

影响因子：0.193

ISSN：2096-4714

年,卷(期)：2024.(12)