国外电子元器件2008，Vol.16Issue(12) ：35-36.

高速并行Reed-Solomon编解码器

High speed parallel Reed-Solomon codec

谭丹 聂雅琴 蒋燕妮
国外电子元器件2008，Vol.16Issue(12) ：35-36.
✕
  • NETL
  • NSTL
  • 维普
  • 万方数据

高速并行Reed-Solomon编解码器

High speed parallel Reed-Solomon codec

谭丹 1聂雅琴 1蒋燕妮1
扫码查看

作者信息

  • 1. 武汉大学,电子信息学院,湖北,武汉,430079
  • 折叠

摘要

采用多路复用流水线的思想,设计基于FPGA仿真测试的RS编解码的改进IBM算法,使用Verilog硬件编程语言实现,进一步提高RS编解码器的运行速度及纠错能力,扩大应用范围.系统设计的时序仿真表明解码器8路复用后的数据率高达116.65 b/s,最大纠错能力为7字节/204字节,达到良好效果.

关键词

编码器/差错/控制/解码器/多路复用/现场可编程门阵列

引用本文复制引用

出版年

2008
国外电子元器件
西安三才科技实业有限公司

国外电子元器件

CSTPCD
影响因子：0.358
ISSN：1006-6977
被引量1
参考文献量1
段落导航相关论文