国外电子元器件2008，Vol.16Issue(12) ：79-81.

0.5 μm CMOS带隙基准电路设计

Design of bandgap reference circuit with 0.5μm CMOS process

张明英 朱刘松 邢立冬
国外电子元器件2008，Vol.16Issue(12) ：79-81.
✕
  • NETL
  • NSTL
  • 万方数据

0.5 μm CMOS带隙基准电路设计

Design of bandgap reference circuit with 0.5μm CMOS process

张明英 1朱刘松 2邢立冬3
扫码查看

作者信息

  • 1. 西安外事学院,信息工程学院,陕西,西安,710061
  • 2. 中国人民解放军第323医院,信息科,陕西,西安,710054
  • 3. 西安邮电学院,计算机科学与技术系,陕西,西安,710061
  • 折叠

摘要

依据带隙基准原理,采用华润上华(CSMC)0.5 μm互补金属氧化物半导体(CMOS)工艺,设计了一种用于总线低电压差分信号(Bus Low Voltage Differential Signal,简称BLVDS)的总线收发器带隙基准电路.该电路有较低的温度系数和较高的电源抑制比.Hspice仿真结果表明,在电源电压VDD=3.3 V,温度T=25℃时,输出基准电压Vrd=1.25 V.在温度范围为-45℃～+85℃时,输出电压的温度系数为20 pm/℃,电源电压的抑制比δ(PSRR)=-58.3 dB.

关键词

模拟电路/电源/温度/带隙基准/抑制比/CMOS工艺

引用本文复制引用

出版年

2008
国外电子元器件
西安三才科技实业有限公司

国外电子元器件

CSTPCD
影响因子：0.358
ISSN：1006-6977
被引量2
参考文献量2
段落导航相关论文