首页|基于片上时钟控制器的电路全速测试设计与实现

基于片上时钟控制器的电路全速测试设计与实现

扫码查看
阐述芯片在55nm CMOS工艺下,基于片上时钟控制器,对电路的数字逻辑部分、嵌入式存储器部分分别进行全速测试的可测性设计.通过对芯片全速测试的可测性设计和验证,测试时间得到缩短.
Design and Realization of At-speed Test for the Chip Based on On-chip Clock Controller
This paper expounds the on-chip clock controller based on 55nm CMOS process by inserted user-defined OCC controllers,in which the digital logic part and embedded memory part of the circuit could be tested at full-speed.After the at-speed design for test of the chip,the test time is reduced.

integrated circuitsOCC controllerat-speed testtest coverage

谢雨蒙、姜赛男、徐超、王展锋

展开 >

中国电子科技集团公司第五十八研究所,江苏 214000

集成电路 片上时钟控制器 全速测试 测试覆盖率

2024

集成电路应用
上海贝岭股份有限公司

集成电路应用

影响因子:0.132
ISSN:1674-2583
年,卷(期):2024.41(5)