计算机研究与发展2021,Vol.58Issue(6) :1166-1175.DOI:10.7544/issn1000-1239.2021.20210174

面向多核处理器的可配置缓存一致性协议设计与实现

Design and Implementation of Configurable Cache Coherence Protocol for Multi-Core Processor

陈志强 周宏伟 冯权友 邓让钰
计算机研究与发展2021,Vol.58Issue(6) :1166-1175.DOI:10.7544/issn1000-1239.2021.20210174

面向多核处理器的可配置缓存一致性协议设计与实现

Design and Implementation of Configurable Cache Coherence Protocol for Multi-Core Processor

陈志强 1周宏伟 1冯权友 1邓让钰1
扫码查看

作者信息

  • 1. 国防科技大学计算机学院 长沙 410073
  • 折叠

摘要

多核处理器需要维护缓存的一致性问题.基于目录的一致性协议具有较好的扩展性、较低的延迟,应用较多.分布式目录访问带宽高、目录查询速度快、物理实现灵活.分布式 目录一致性协议设计复杂度高,验证困难,为了降低自主CPU研发和产业化的风险,提出了一种面向多核处理器的可配置分布式目录控制单元(configurable distribute directory unit,CDDU),通过微操作机制,实现动态配置缓存一致性协议.该设计增加了多核系统缓存一致性协议的灵活性与容错性,可以实现协议状态转换和协议流程的配置,能够解决由于一致性协议设计缺陷导致的功能故障,可以防止一致性协议设计不足引起的死锁.测试结果表明:设计方案展现了良好的可配置性、可扩展性,避免了死锁产生,代价是少量的性能损耗以及面积开销.主要思想在自主飞腾64核处理器中进行了实现,为确保处理器的协议正确性发挥了重要作用,同时在该芯片的多路扩展实现过程中提高了协议的鲁棒性,消除了潜在的死锁.

关键词

多核处理器/一致性协议/可配置/容错/死锁

引用本文复制引用

基金项目

并行与分布处理国防科技重点实验室基金(WDZC20205500117)

出版年

2021
计算机研究与发展
中国科学院计算技术研究所 中国计算机学会

计算机研究与发展

CSTPCDCSCD北大核心
影响因子:2.649
ISSN:1000-1239
被引量3
参考文献量1
段落导航相关论文