计算机研究与发展2021，Vol.58Issue(6) ：1230-1233.DOI:10.7544/issn1000-1239.2021.20210176

DMR:兼容RISC-V架构的乱序超标量通用处理器核

DMR:An Out-of-Order Superscalar General-Purpose CPU Core Based on RISC-V

孙彩霞 郑重 邓全 隋兵才 王永文 倪晓强
计算机研究与发展2021，Vol.58Issue(6) ：1230-1233.DOI:10.7544/issn1000-1239.2021.20210176
✕
  • NETL
  • NSTL
  • 维普
  • 万方数据

DMR:兼容RISC-V架构的乱序超标量通用处理器核

DMR:An Out-of-Order Superscalar General-Purpose CPU Core Based on RISC-V

孙彩霞 1郑重 1邓全 1隋兵才 1王永文 1倪晓强1
扫码查看

作者信息

  • 1. 国防科技大学计算机学院 长沙 410073
  • 折叠

摘要

DMR是由国防科技大学计算机学院自研的一款兼容RISC-V架构的乱序超标量通用处理器核,支持用户态(user-mode)、特权态(supervisor-mode)和机器态(machine-mode)三种特权级模式,兼容RV64G指令集规范,并进行了 自定义向量扩展,虚存系统支持Sv39和Sv48,物理地址为44 b.DMR的单周期整数流水线为12级,指令乱序发射、顺序提交,指令发射宽度为4,实现了多个分布式调度队列,每拍最多可乱序调度9条指令执行.DMR采用覆盖率驱动的多层次、多平台的功能验证方法,已经在FPGA原型系统下成功启动Linux OS,CoreMark分数为5.12 MHz,在14 nm工艺下主频可达到2 GHz.

关键词

RISC-V/乱序/超标量/处理器核/通用CPU

引用本文复制引用

基金项目

广东省重点领域研发计划(2019B121204007)

出版年

2021
计算机研究与发展
中国科学院计算技术研究所 中国计算机学会

计算机研究与发展

CSTPCDCSCD北大核心
影响因子：2.649
ISSN：1000-1239
被引量1
参考文献量5
段落导航相关论文