计算机研究与发展2023，Vol.60Issue(6) ：1204-1215.DOI:10.7544/issn1000-1239.202330060

基于SoC-FPGA的RISC-V处理器软硬件系统级平台

A System-Level Platform with SoC-FPGA for RISC-V Hardware-Software Integration

齐乐 常轶松 陈欲晓 张旭 陈明宇 包云岗 张科
计算机研究与发展2023，Vol.60Issue(6) ：1204-1215.DOI:10.7544/issn1000-1239.202330060
✕
  • NETL
  • NSTL
  • 维普
  • 万方数据

基于SoC-FPGA的RISC-V处理器软硬件系统级平台

A System-Level Platform with SoC-FPGA for RISC-V Hardware-Software Integration

齐乐 1常轶松 2陈欲晓 2张旭 2陈明宇 2包云岗 2张科2
扫码查看

作者信息

  • 1. 处理器芯片全国重点实验室(中国科学院计算技术研究所) 北京 100190
  • 2. 处理器芯片全国重点实验室(中国科学院计算技术研究所) 北京 100190;中国科学院大学计算机科学与技术学院 北京 100049
  • 折叠

摘要

构建软硬件系统级原型平台是处理器设计硅前测试中必不可少的环节.为适应基于开放指令集RISC-V的开源处理器设计需求,简化现有基于FPGA的处理器系统级原型平台构建方法,提出了一套基于SoC-FPGA的处理器敏捷软硬件原型平台,以实现目标软硬件设计的快速部署与系统级原型高效评测.针对上述目标,发掘紧耦合SoC-FPGA器件的潜力,构建了一套RISC-V软核与ARM硬核(SoC侧)之间的信息交互机制.通过共享内存和虚拟核间中断等方法,可使目标RISC-V处理器灵活使用平台丰富的I/O外设资源,并充分利用硬核ARM处理器算力协同运行复杂软件系统.此外,为提升软硬件系统级平台的敏捷性,构建了灵活可配置的云上自动化开发框架.通过对平台上目标RISC-V软核处理器各方面的分析评估,验证了该平台可有效缩短系统级测试的迭代周期,提升RISC-V处理器软硬件原型评测效率.

关键词

硅前系统级平台/软硬件全系统评估/RISC-V指令集处理器/SoC-FPGA

引用本文复制引用

基金项目

中国科学院战略性先导科技专项(XDA0320000)

中国科学院战略性先导科技专项(XDA0320300)

国家自然科学基金重大项目(62090020)

出版年

2023
计算机研究与发展
中国科学院计算技术研究所 中国计算机学会

计算机研究与发展

CSTPCDCSCD北大核心
影响因子：2.649
ISSN：1000-1239
被引量2
参考文献量3
段落导航相关论文