计算机研究与发展2024,Vol.61Issue(6) :1429-1435.DOI:10.7544/issn1000-1239.202330942

高性能自研处理器物理设计频率提升方法

Promoting Frequency Method for Our Own High Performance Processor Physical Design

何小威 乐大珩 郭维 隋兵才 邓全
计算机研究与发展2024,Vol.61Issue(6) :1429-1435.DOI:10.7544/issn1000-1239.202330942

高性能自研处理器物理设计频率提升方法

Promoting Frequency Method for Our Own High Performance Processor Physical Design

何小威 1乐大珩 1郭维 1隋兵才 1邓全1
扫码查看

作者信息

  • 1. 国防科技大学计算机学院 长沙 410073;先进微处理器芯片与系统重点实验室(国防科技大学) 长沙 410073
  • 折叠

摘要

提升处理器核的频率是提升处理器性能的重要手段.传统的物理设计流程难以实现高主频的处理器核.基于业界主流的布局布线工具,通过嵌入手工定制部件的网表、逻辑和物理设计协同优化、优化定制布线规则、优化物理设计方法学等组合策略.在相同工艺、面积、功耗对等条件下,达到流片签核要求时,自研处理器核物理设计频率比原始设计可提升约30%.

Abstract

Promoting core's frequency is the key method for increasing performance of processor.It is hard to achieve high frequency for processor core by traditional physical design flow.Based on main place and route tools,with the same process,comparable implementation area and power consumption,our own processor core frequency can be pro-moted by about 30%compared with original design at signoff stage,by employing manually written block netlist,logic and physical design co-optimization,custom routing rule optimization and physical design methodology adjustment.

关键词

布局布线/协同优化/物理设计/签核/频率

Key words

place and route/co-optimization/physical design/signoff/frequency

引用本文复制引用

基金项目

国防科技大学科研项目(ZK22-05)

全军共用信息系统装备预研专用技术项目(31513010105)

出版年

2024
计算机研究与发展
中国科学院计算技术研究所 中国计算机学会

计算机研究与发展

CSTPCDCSCD北大核心
影响因子:2.649
ISSN:1000-1239
参考文献量12
段落导航相关论文