科技创业家2014，Issue(5) ：155-155.

FPGA间总线数据传输的设计与实现

柴慧军
科技创业家2014，Issue(5) ：155-155.
✕
  • NETL
  • NSTL
  • 维普
  • 万方数据

FPGA间总线数据传输的设计与实现

柴慧军1
扫码查看

作者信息

  • 1. 中北大学控制工程专业; 山西太原国营七八五厂 山西太原 030024
  • 折叠

摘要

本文通过介绍传统的总线数据传输的特点，分析了系统时钟工作的极限频率，比较了SDR和DDR总线的传输方式。文中给出了利用总线数据DDR传输的设计方式，并对DDR的工作方式作了详细的说明，实际运用结果表明了该方法的正确性，也证明了该总线的稳定性和可靠性。

关键词

总线传输/延时锁相环

引用本文复制引用

出版年

2014
科技创业家
国家科技部《大众科技报社》

科技创业家

ISSN：2095-1043
段落导航相关论文