国家学术搜索
登录
注册
中文
EN
首页
|
FPGA间总线数据传输的设计与实现
FPGA间总线数据传输的设计与实现
引用
认领
扫码查看
点击上方二维码区域，可以放大扫码查看
原文链接
NETL
NSTL
万方数据
维普
中文摘要：
本文通过介绍传统的总线数据传输的特点，分析了系统时钟工作的极限频率，比较了SDR和DDR总线的传输方式。文中给出了利用总线数据DDR传输的设计方式，并对DDR的工作方式作了详细的说明，实际运用结果表明了该方法的正确性，也证明了该总线的稳定性和可靠性。
收起全部
展开查看外文信息
作者：
柴慧军
展开 >
作者单位：
中北大学控制工程专业
山西太原国营七八五厂 山西太原 030024
关键词：
总线传输
延时锁相环
出版年：
2014
科技创业家
国家科技部《大众科技报社》
科技创业家
ISSN：
2095-1043
年,卷(期)：
2014.
(5)
NETL
NSTL
万方数据
维普
