科技经济导刊2017，Issue(16) ：76,72.

一种低功耗数字集成电路自检电路设计方法

张帆
科技经济导刊2017，Issue(16) ：76,72.
✕
  • NETL
  • NSTL
  • 维普
  • 万方数据

一种低功耗数字集成电路自检电路设计方法

张帆1
扫码查看

作者信息

  • 1. 中国电子科技集团公司第二十研究所 陕西西安710068
  • 折叠

摘要

本文提出了一种专用芯片自检集成电路设计方法,包括低功耗LDO、内部振荡器、自检激励ROM、时钟PLL等,通过相当于一个普通芯片的IO的驱动电流大小的上电小电流驱动,可完成整个专用芯片静态自检,实现专用芯片的静态快速低功耗自检.

关键词

低功耗/自检集成电路/静态检测

引用本文复制引用

出版年

2017
科技经济导刊

科技经济导刊

ISSN：
被引量5
参考文献量1
段落导航相关论文