首页|一种低功耗数字集成电路自检电路设计方法

一种低功耗数字集成电路自检电路设计方法

扫码查看
原文链接
  • NETL
  • NSTL
  • 万方数据
  • 维普
本文提出了一种专用芯片自检集成电路设计方法,包括低功耗LDO、内部振荡器、自检激励ROM、时钟PLL等,通过相当于一个普通芯片的IO的驱动电流大小的上电小电流驱动,可完成整个专用芯片静态自检,实现专用芯片的静态快速低功耗自检.

张帆

展开 >

中国电子科技集团公司第二十研究所 陕西西安710068

低功耗 自检集成电路 静态检测

2017

科技经济导刊

科技经济导刊

ISSN：
年,卷(期)：2017.(16)
  • 5
  • 1