首页|一种新的直接数字频率合成器的FPGA实现方案

一种新的直接数字频率合成器的FPGA实现方案

扫码查看
原文链接
  • NETL
  • NSTL
  • 万方数据
为了提高直接频率合成器的输出频率,本文提出一种改进的高速频率合成器的FPGA设计方案.该方案通过对基准频率源进行双向采样,使累加器实现高速累加,实现从ROM中快速读取离散幅度值.仿真结果表明,在确保输出精度的情况下,改进算法只需付出很小的额外开销,便可使频率合成器的输出频率提高一倍.

彭万权、张承畅

展开 >

重庆工程职业技术学院电气工程学院,重庆 400037

重庆邮电大学光电工程学院,重庆 400065

直接频率合成器 累加器 频率 硬件资源

2017

科技展望
宁夏科技信息研究所

科技展望

ISSN：1672-8289
年,卷(期)：2017.27(6)
  • 5