本文围绕芯片模拟基带漏电失效(Analog base belt leakage failure)的问题,通过对电子扫描缺陷(E-Beam scan defect)和TEM切片剖面分析,发现有源区多晶硅残留是ABB Leakage失效的原因所在.并通过进一步的对多晶硅刻蚀工艺的分步刻蚀机理及刻蚀前膜质的厚度分布研究,发现抗反射层(BARC:Bottom Anti-Reflective Coating)厚度在图形芯片不同区域的厚度差异导致刻蚀工艺步骤的工艺窗口不足是导致ABB区域多晶硅残留的根本原因.同时通过调整前层有源区和隔离区的阶梯(step height)差异和优化刻蚀程式,有效扩大了多晶硅刻蚀的工艺窗口,使最终产品良率由原来的97%左右提升至99%以上,并持续得到稳定的高良率表现.
NETL
NSTL
万方数据
