基于低成本FPGA实现TDC的进位链内插方法的研究
Research on Carry Chain Interpolation Method of TDC Based on the Low-cost FPGA
孙鑫悦 1李佳薇 1时羽辰 1焦宇涛 1任艺晨 1赵二刚 1岳钊2
作者信息
- 1. 南开大学电子信息与光学工程学院,微电子系,天津 300350
- 2. 南开大学电子信息与光学工程学院,微电子系,天津 300350;天津市光电传感器与传感网络技术重点实验室,天津 300350;薄膜光电子技术教育部工程研究中心,天津 300350
- 折叠
摘要
分析了精密时间内插的原理与影响因素,提出一种基于反馈原理的细测量模块与基于环形计数器的粗计数模块的进位链内插方法.此方法在Altera Cyclone Ⅳ系列的低成本FPGA EP4CE30F17C8N中得到验证,验证结果显示本进位链内插方法可在低成本FPGA中实现精准的时间内插,并帮助实现RMS分辨率约19.63 ps的精密TDC测量系统.
Abstract
The delay-line module based on logic optimization and the pulse counting module based on ring counter are both introduced to complete the exact time interpolation.The low-cost Altera Cyclone IV series FPGA EP4CE30F17C8N has been used to verify this method.Those measurements demonstrate that this carry chain interpolation technique can realize exact time interpolation in low-cost FPGAs and assist in realizing an FPGA-TDC system with an RMS resolution of 19.63 ps.
关键词
TDC/FPGA/延时链/时间内插Key words
TDC/FPGA/delay line/time interpolation引用本文复制引用
出版年
2024
NETL
NSTL
万方数据