一种基于FPGA的ECC点乘优化设计

扫码查看

原文链接

万方数据
维普

中文摘要：现场可编程门阵列(field programmable gate array,FPGA)具有丰富的计算、存储等资源,广泛应用于密码算法、实时通信等高并行、高数据吞吐量、计算复杂的领域.现有的基于FPGA实现ECC点乘的方案,存在计算架构设计并行程度低,计算所需的逻辑资源过大的问题.针对以上问题,提出了一种基于FPGA实现ECC点乘的优化设计.通过采用RAM寻址方式设计出计算架构,并构造了一个流水线状态机,利用FPGA并行计算的优势,多次并行使能调用点加、模加、模乘、模逆算法模块,实现了高效的ECC点乘操作.实验结果表明,所提出的优化设计有效地缩减了FPGA的LUT逻辑资源,并提高了ECC点乘运算的计算速度.

作者：

王国强、张明明、任凯琦、赵博文、陈宗权、张丽

展开 >

作者单位：

北京计算机技术及应用研究所北京 100059

63921部队北京 100028

关键词：

FPGA ECC 点乘 RAM寻址仿真

出版年：

2024

DOI：

10.3969/j.issn.1672-9528.2024.02.008