首页|应用于ICS PCIE Gen2的扩频时钟模块电路

应用于ICS PCIE Gen2的扩频时钟模块电路

扫码查看
原文链接
  • NETL
  • NSTL
  • 万方数据
为了满足ICS(internet connection sharing,因特网连接共享)PCIE Gen2 协议,可提供输入时钟信号给PC、PCIE桥芯片以及以太网等芯片,利用时钟扩频技术的研究来减少系统的电磁干扰问题.基于应用于ICS PCIE Gen2协议的设计要求,通过采用SMIC 0.18 μm工艺设计传统锁相环结构,包括鉴频鉴相器、电荷泵、环路滤波器、环形振荡器、分频器以及相位插值器所设计的扩频时钟模块电路,实现了在满足指标 400 MHz输出频率的基础上对扩频深度控制在-5×10-3 以内,频谱峰值能量降低了 10.32 dB,输出相位噪声在 1 MHz频偏下为-107.378 dBc/Hz.未扩频模式下输出时钟的确定性抖动为31.6 ps,周期间RMS抖动为5.1 ps;进行扩频后,周期间RMS抖动为8.6 ps,满足了ICS PCIE Gen2 的协议要求.

葛浩正、韩国旋、许培元

展开 >

航空工业西安航空计算技术研究所 陕西西安 710065

ICS PCIE Gen2协议 扩频时钟模块电路 电磁干扰 振荡器 相位插值器

2024

10.3969/j.issn.1672-9528.2024.03.039

信息技术与信息化
山东电子学会

信息技术与信息化

影响因子：0.29
ISSN：1672-9528
年,卷(期)：2024.(3)
  • 9