一种基于FPGA的时序控制优化方法

扫码查看

原文链接

NETL
NSTL
万方数据

中文摘要：同一种控制硬件模块处在项目不同层级中,外接设备待控制模块型号和数量各不相同,发挥不同的时序控制作用,且不同层级中的控制硬件模块对外所使用的RS422 接口和光纤接口使用重合率基本上达到了 80%以上,然而在FPGA这个硬件平台上做软件设计这块,涉及不同层级中的控制硬件模块管脚复用问题,很难在一个程序上实现所有的时序关系,进而要对不同的程序维护,这会增加很大的工作量.针对这个问题,提出一种在软件上统型设计的方法,不仅能防止人为固化程序出差错,还有利于后期维护.

作者：

禹芳

展开 >

作者单位：

中国电子科技集团公司第三十八研究所安徽合肥 230088

关键词：

时序控制 FPGA 控制模块程序维护统型设计

出版年：

2024

DOI：

10.3969/j.issn.1672-9528.2024.05.029

信息技术与信息化

山东电子学会

信息技术与信息化

影响因子：0.29

ISSN：1672-9528

年,卷(期)：2024.(5)