国家学术搜索
登录
注册
中文
EN
数字化用户
2019,
Vol.
25
Issue
(4) :
95.
数字锁相环专利技术综述
张慧敏
数字化用户
2019,
Vol.
25
Issue
(4) :
95.
引用
认领
✕
来源:
NETL
NSTL
万方数据
数字锁相环专利技术综述
张慧敏
1
扫码查看
点击上方二维码区域,可以放大扫码查看
作者信息
1.
300304 国家知识产权局专利局专利审查协作天津中心 天津
折叠
摘要
锁相环(Phase-Locked Loop,PLL)是一种使振荡器输出信号与输入参考信号在频率和相位上同步的负反馈电路,该技术在航天、航海、测量、计算机等诸多领域都有着广泛的应用.近些年来,随着数字电路的不断发展,数字锁相环(D P L L)也作为一个新的研究对象逐步发展起来.本文以国内外的数字锁相环专利数据为基础,从专利的申请量、申请人、以及申请国别等多个维度对数字锁相环这一技术进行分析和研究.
关键词
数字
/
锁相环
/
专利
/
趋势
引用本文
复制引用
出版年
2019
数字化用户
数字化用户
ISSN:
引用
认领
参考文献量
2
段落导航
相关论文
摘要
关键词
引用本文
出版年
参考文献
引证文献
同作者其他文献
同项目成果
同科学数据成果