数字化用户2019，Vol.25Issue(22) ：264,269.

基于FPGA的卷积码编码器的设计与仿真

刘欣欣 刘宝静 邢丹
数字化用户2019，Vol.25Issue(22) ：264,269.
✕
  • NETL
  • NSTL
  • 万方数据

基于FPGA的卷积码编码器的设计与仿真

刘欣欣 1刘宝静 1邢丹1
扫码查看

作者信息

  • 1. 050000 河北传媒学院 河北 石家庄
  • 折叠

摘要

卷积码是广泛应用于无线通信、卫星通信等多种通信系统中的信道编码方式[1].文章设计基于FPGA(Field Programmable Gate Array现场可编程门阵列),阐述了卷积码编码器基本设计原理,利用Verilog HDL(硬件描述语言)实现了(2,1,7)卷积编码器的硬件设计与仿真.

关键词

卷积码/FPGA/编码器/Verilog/HDL

引用本文复制引用

出版年

2019
数字化用户

数字化用户

ISSN：
参考文献量2
段落导航相关论文