数字化用户2019，Vol.25Issue(24) ：214.

基于FPGA的AES加解密算法设计与实现探究

李军
数字化用户2019，Vol.25Issue(24) ：214.
✕
  • NETL
  • NSTL
  • 万方数据

基于FPGA的AES加解密算法设计与实现探究

李军1
扫码查看

作者信息

  • 1. 510535 广东乐之康医疗技术有限公司 贵州 毕节
  • 折叠

摘要

结合AES加解密算法结构存在的问题,本文提出了使AES加解密流程保持一致的设计思路,并对利用FPGA进行AES加解密算法优化设计与实现的方法进行了探讨,完成了密钥拓展、轮变换、存储等功能模块的设计.从算法实现效果来看,能够成功借助复合域算法缩减电路资源消耗,提高电路工作频率和吞吐量.

关键词

FPGA/AES加解密算法/流程优化

引用本文复制引用

出版年

2019
数字化用户

数字化用户

ISSN：
参考文献量2
段落导航相关论文