国家学术搜索
登录
注册
中文
EN
首页
|
HEVC帧内重构预测的硬件架构设计与实现
HEVC帧内重构预测的硬件架构设计与实现
引用
认领
扫码查看
点击上方二维码区域,可以放大扫码查看
原文链接
NETL
NSTL
万方数据
维普
中文摘要:
新一代视频编码标准HEVC在视频质量相同情况下,相较于上一代标准AVC的压缩效率提高了50%,但同时带来的是算法复杂度的提高.本文针对HEVC帧内重构预测提出了一种新的硬件架构,该架构以16×16块大小为基本处理单元,支持TU(Transform Unit,变换单元)块大小为16×16、8×8、4×4的情况,并且35种预测模式都按行预测;同时提出了一种重构值存储的方案,方便下一块TU预测时获取参考像素,减少了选择电路的面积.本文提出的硬件架构面积较小,能够满足高清1080P视频的实时显示要求.
收起全部
展开查看外文信息
作者:
陈界光、杨秀芝、郑静宜
展开 >
作者单位:
福州大学
关键词:
视频编码
HEVC
帧内重构预测
硬件
基金:
本文受福建省重大科技项目资助
项目编号:
2017H6009
出版年:
2019
有线电视技术
国家广播电影电视总局 中央广播电视发射二台
有线电视技术
影响因子:
0.197
ISSN:
1008-5351
年,卷(期):
2019.
26
(4)
参考文献量
1