为弥补数字信号处理器件性能的不足,解决高速通信系统处理实时性不高、面积消耗较大、硬件实现困难等问题,研究了一种基于正交并行混频和多相转置FIR的高速数字接收机系统.首先对射频前端输入的任意高速采样信号和混频本振信号进行多相推导,以正交并行相乘的方式实现信号的下变频;接着推导了FIR滤波器的多相结构,通过改变输入寄存器的位置,建立了多相转置FIR模型,设计了一种低延时、高效率的滤波器,与现有多相FIR相比,节约了30%的面积.在此基础上,采用模块化的设计方法,基于xc7z045完成了高速数字接收机系统的FPGA设计,并在自主研发的宽带信号处理板上以2.048GSPS的采样速率,完成频率为1.536GSPS,带宽为8MHz的BPSK信号接收与传输验证.实验结果表明,所设计系统准确找到了所有码元的信息,对于数据吞吐量大、实时性要求高的数字接收机模型建立与工程实现具有一定的指导意义.
NETL
NSTL
万方数据
维普
