摘要
寄存器堆是中央处理器（CPU）中的一组通用寄存器阵列。它处于存储层次的顶层，具有面积小访问速度快的特点。现代集成电路中的寄存器堆一般是由多端口 SRAM 来实现的。本研究围绕国产嵌入式 CPU 的发展需求，针对先进的集成电路制造工艺，开展高性能寄存器堆关键技术的研究。其解决的重大问题具体包括：1)多端口寄存器堆的高速设计技术;2) 多端口寄存器堆的低功耗设计技术;3)多端口寄存器堆在 65nm 先进制造工艺下的实现方案;4)多端口寄存器堆在嵌入式处理器及 SoC 中的应用示范。本报告介绍通过本研究得到的寄存器堆方面的关键技术。具体包括：采用了位线分割技术、静态单位线读的工作方式，此款寄存器堆功耗非常低，鲁棒性极强，可适应各种复杂恶劣的工作环境;提出了一种全对称可共享的四读二写寄存器堆存储单元设计方法，极大减小了寄存器堆面积的同时也提升了芯片整体的性能，此款芯片具有非常出色的面积、性能和功耗数据;在超低功耗、低电压寄存器堆设计方面进行了探索，其基于读字线共享技术，最低可工作在 320mV 电源电压下，功耗消耗极低;利用字线双泵技术实现了读写端口复用，从而在保持同周期实现四读二写功能的前提下将实际的寄存器堆端口数目从六个减少到四个，这极大的减小了寄存器堆的面积与功耗消耗。这种激进的设计策略最终使得存储单元的面积减小了约 30%。
NSTRS