首页期刊导航|微电子学与计算机
期刊信息/Journal information
微电子学与计算机
微电子学与计算机

李新龙

月刊

1000-7180

MC771@163.com

029-82262687

710054

西安市81号信箱

微电子学与计算机/Journal Microelectronics & ComputerCSCD北大核心CSTPCD
查看更多>>本刊创办于1972年，是我国微电子技术与计算机技术相结合的唯一专业性国家中文核心期刊，同时也是中国计算机学会会刊。本刊的宗旨是，严谨认真，求实创新；以人为本，研以致用；弘扬科学，追求真理。本刊国内公开发行，面向科研院所，厂矿技术人员、院校师生和管理人员，及时提供国内微电子与计算机行业最新科研成果、学术与工程技术动态，是较为实用的参考资料和科学决策的准确依据。
正式出版
收录年代

    基于图卷积神经网络的大规模软件定义网络流量预测模型

    张国明
    96-103页
    查看更多>>摘要：为了提高大规模软件定义网络流量预测的准确率,研究基于图卷积神经网络的大规模软件定义网络流量预测模型.构建包含图卷积神经网络(Graph Convolution Neural Network,GCN)层、门控递归单元(Gating Recursive Unit,GRU)层及自注意力机制层的流量预测模型.通过GCN层与GRU层分别重构与更新网络流量的空间与时间特征;将两种特征共同输入自注意力机制层,经整合与加权平均运算后,获得网络流量预测值输出,实现大规模软件定义网络流量预测.实验结果显示,该模型可精准预测大规模软件定义网络流量,降低所应用网络的通信丢包率与通信延时,实现高质量高时效的网络数据传输,保障大规模软件定义网络的智能流量通信.

    图卷积神经网络软件定义网络流量预测门控递归注意力机制时间特征

      原文链接:
    • NETL
    • NSTL
    • 万方数据

    基于数据局部相似性的卷积神经网络加速器

    蔡元鹏孙文浩陈松
    104-111页
    查看更多>>摘要：为提高卷积神经网络的处理速度,使用零梯度近似处理的卷积方法(梯度卷积)来提高数据的复用率,减少计算量.以卷积核为单位对数据进行梯度计算,针对不同网络的不同层次采用灵活的梯度阈值计算策略,以合理复用相邻窗口的卷积结果.将其中关键的梯度处理模块和卷积计算部分在现场可编程门阵列(Field-Programmable Gate Array,FPGA)上进行实现,与脉动阵列相结合以提高资源利用率,并针对负载不均衡的问题设计出适合梯度卷积的数据流.基于YOLOv3模型和Pascal VOC数据集的目标检测实验中,在付出较小精度损失的前提下,软件端减少约23.2％的计算量,结合硬件加速比约为17.8％.

    加速器数据局部相似性卷积神经网络梯度卷积现场可编程门阵列

      原文链接:
    • NETL
    • NSTL
    • 万方数据

    基于向量表的RISC-V处理器普通中断与NMI优化设计

    高嘉轩刘鸿瑾施博年嘉伟...
    112-122页
    查看更多>>摘要：针对有实时性需求的精简指令集计算机(Reduced Instruction Set Computer,RISC)-V处理器中断响应延迟过长的问题,本文改进了中断响应中中断服务程序跳转地址计算的方式,扩展了不可屏蔽中断(Non-Maskable Interrupt,NMI)响应时的控制寄存器,提出了硬件矢量中断以及NMI相关控制寄存器扩展.硬件矢量中断提高了中断的响应速度,减少了中断响应的延迟.NMI扩展控制寄存器减少了 NMI的响应延迟,减少了软件需要进行的保存现场操作.利用VCS仿真验证了中断优化的正确性以及性能.仿真结果表明,硬件矢量中断响应时间缩短了 84.4％,响应速度提高为原本的6倍,NMI扩展控制寄存器减少了 31个时钟周期的响应时间以及32个时钟周期的返回时间.

    RISC-V处理器中断优化向量表控制寄存器NMI

      原文链接:
    • NETL
    • NSTL
    • 万方数据

    一种快速实现时序收敛的设计方法

    王虎虎雷倩倩刘露杨延飞...
    123-131页
    查看更多>>摘要：为了解决处理器时序收敛困难和设计时间长的问题,本文基于14nm的定制化处理器(WS_CPU)提出了一种高效可靠的设计方法:(l)基于一种新型的FCHT(Flexible Configurable H-Tree)时钟结构,实现时钟信号均匀分配和减少绕线时间,同时采用CCOPT(Clock Concurrent Optimization)技术进行时钟树综合优化;(2)在综合阶段采用DCG(Design Compiler Graphical)模式和门控时钟插入技术,提前评估设计风险从而减少布局布线的迭代时间.验证结果表明,当WS_CPU时钟频率为1 GHz时,寄存器之间建立时间的时序余量为108ps,有效地实现了时序快速收敛,同时FCHT结构相比传统平衡树、柔性H树、3级H树的芯片总功耗分别减少了 7.71％、6.18％、7.87％;FCHT时钟结构相比传统平衡树在时序修复上节省了 3156 min,相比柔性H树节省了 5 220 min的时序修复时间,缩短了芯片的设计周期.

    时序收敛设计周期FCHT时钟结构柔性H树时钟树综合

      原文链接:
    • NETL
    • NSTL
    • 万方数据

    一种基于分压电路的绑定后TSV测试方法

    刘军项晨陈田吴玺...
    132-140页
    查看更多>>摘要：对硅通孔(Through Silicon Via,TSV)进行绑定后测试可以有效地提升三维集成电路的性能和良率.现有的测试方法虽然对于开路和桥接故障的测试能力较高,但是对于泄漏故障的测试效果较差,并且所需的总测试时间较长.对此,提出了一种基于分压电路的TSV绑定后测试方法.该方法设计了一种分压电路,进行泄漏故障测试时可以形成一条无分支的电流路径,有效提高了对泄漏故障的测试能力.此外,该方法测试开路故障和泄漏故障时的电流路径不会相互干扰,可以同时测试相邻TSV的开路故障和泄漏故障.实验结果表明,该方法可以测试10kΩ以下的弱泄漏故障,并且在工艺偏差下依然能够保持较高的测试能力.相比同类测试方法,该方法所需面积开销更小,所需总测试时间更少.

    三维集成电路硅通孔绑定后测试内建自测试

      原文链接:
    • NETL
    • NSTL
    • 万方数据

    《微电子学与计算机》征稿简则

    封3页
      原文链接:
    • NETL
    • NSTL
    • 万方数据