首页|用于芯片测试的环路滤波器设计

用于芯片测试的环路滤波器设计

Design of Loop Filter Used in Chip Testing

扫码查看
原文链接
  • NETL
  • NSTL
  • 维普
  • 万方数据
小数分频频率合成器在测试时必须外接一个环路滤波器电路与压控振荡器才能构成一个完整的锁相环电路.其外围电路中环路滤波器的设计好坏将直接影响到芯片的性能测试.以ADF4153小数分频频率合成器为例,研究了其外围环路滤波器的设计方法,给出了基于芯片测试的环路滤波器设计流程,并进行了验证测试.测试结果表明,该滤波器可满足小数分频频率合成器芯片测试的需要.

唐锐

展开 >

工业和信息化部电子第五研究所,广东 广州 510610

小数分频频率合成器 环路滤波器设计 芯片测试

2013

10.3969/j.issn.1672-5468.2013.04.019

电子产品可靠性与环境试验
工业和信息化部电子第五研究所（中国电子产品可靠性与环境试验研究所） （中国赛宝实验室）

电子产品可靠性与环境试验

影响因子：0.438
ISSN：1672-5468
年,卷(期)：2013.31(4)
  • 2