摘要
提出了一种应用于18 bit 20 MS/s无采保结构(SHA-Less)高精度流水线型(Pipeline)模数转换器(Analog-to-Digital Converter,ADC)的乘法数模单元(Multiplying Digital-to-Analog Converter,MDAC).从减小电路动态、静态误差以及系统噪声的角度,介绍了高性能MDAC电路的设计方法.使用0.18 μm CMOS工艺实现电路版图,并用Spectre和Calibre进行后仿验证.在室温条件下,输入5MHz正弦波信号,采样频率为20 MHz,对设计的MDAC电路进行后端仿真并进行快速傅里叶变换(Fast Fourier Transform,FFT)处理,结果显示信噪比(Signal Noise Ratio,SNR)为87.32 dB,有效位数(Effective Number of Bits,ENOB)为 13.97 bit,无杂散动态范围(Spurious Free Dynamic Range,SFDR)为90.53 dBc,总谐波失真(Total Harmonic Distortion,THD)为-90.74 dB.
基金项目
国家重点研发课题(2018YFB2003300)
国家重点研发课题子课题(2018YFB2003302)
国家科技期刊平台
NSTL
维普
万方数据