电子与封装2022，Vol.22Issue(9) ：21-26.DOI:10.16257/j.cnki.1681-1070.2022.0906

16 Gbit/s高速串并收发器调试及交流耦合电容选取方案

Debugging of 16 Gbit/s High-Speed SerDes and the Selection Scheme of AC Coupling Capacitor

张秀均 于治 宋林峰 季振凯
电子与封装2022，Vol.22Issue(9) ：21-26.DOI:10.16257/j.cnki.1681-1070.2022.0906
✕
  • 国家科技期刊平台
  • NETL
  • NSTL
  • 维普
  • 万方数据

16 Gbit/s高速串并收发器调试及交流耦合电容选取方案

Debugging of 16 Gbit/s High-Speed SerDes and the Selection Scheme of AC Coupling Capacitor

张秀均 1于治 1宋林峰 1季振凯1
扫码查看

作者信息

  • 1. 无锡中微亿芯有限公司,江苏无锡 214072
  • 折叠

摘要

随着高速串并收发器(SerDes)传输速率的快速提升,如何保证数据的传输质量已成为国内外研究的热点问题.通过对已有研究的分析,基于可测性设计(DFT)的高速SerDes调试方法实现了动态配置SerDes参数.测试了不同速率下高速SerDes的传输性能,并且验证了不同速率下交流(AC)耦合电容的选取对SerDes性能的影响.针对16 Gbit/s以内高速SerDes的不同速率,提出了100 nF和470 nF的耦合电容按速率分段的选取方案.

关键词

高速串并收发器/交流耦合电容/传输性能

引用本文复制引用

出版年

2022
电子与封装
中国电子科技集团公司第五十八研究所

电子与封装

影响因子：0.206
ISSN：1681-1070
被引量1
参考文献量3
段落导航相关论文